芝能智芯出品

2019年5月15日，美国商务部将华为列入"实体清单"。当天，华为海思总裁何庭波发了一封内部信，内容是悲壮的。

"备胎转正"的说法传遍全网。所有人都在替华为算"库存还能撑多久"。

七年后的同一个月——2026年5月25日，还是何庭波，站在ISCAS 2026的讲台上，用英文发表了论文《A Time Scaling Theory for Multi-Layer Electronic Systems》，正式提出"τ（韬）定律"。

七年这中间发生了什么？

1965年，戈登·摩尔提出那条统治半导体产业半个世纪的"定律"，集成度每18-24个月翻一番。

1974年，登纳德补充了等比缩微理论，两个规律构成了一套产业契约：每一代芯片都更小、更快、更便宜。

当然产业规律是有极限的，在2005年前后开始松动。Dennard缩微先失效——电压没法等比下降了。

到了7nm节点（约2018年），连摩尔定律本身也开始气喘：每晶体管成本不再下降反而上升，2nm节点设计预算超过十亿美元。

华为被列入实体清单后，它无法获取任何先进制程的代工。华为选了自己的路，既然"缩小晶体管"走不通了，那就换一个度量标准，τ定律是啥？

过去六十年的半导体进步逻辑是：晶体管越小→走线越短→信号传得越快→性能越好。第一推动力是"几何尺寸"。

τ定律的思考方式是不管晶体管多大多小，只盯着"信号从A到B一共花了多少纳秒"这个终极指标，然后在整个系统里想办法压缩它。

τ可以指很多东西：一个晶体管开关的时间、一条内部线路传输信号的时间、一个AI数据中心里一批芯片协同完成任务的等待时间。

华为的论文把它定义为一个跨越12个数量级，从皮秒到秒的统一优化目标。

为了实现压缩，华为拿出了几项核心技术：

◎ 逻辑折叠（Logic Folding）：把平铺的电路"折叠"到垂直堆叠的3D空间，信号走线大幅缩短

◎ 灵衢总线（Unified Bus）：用单一协议替代多层协议栈，延迟压缩500倍

◎ Hi-ONE光学引擎：近封装光学传输替代铜缆，单模块8Tb/s

这些都不需要更先进的光刻机，任何技术理论最终都要面对"能不能跑"的问题。

τ定律的第一份成绩单，是2026年秋季即将发布的麒麟新一代芯片。

238 MTr/mm²是什么水平？作为对比，台积电N3标称密度约290-310，麒麟2026在无法使用3nm工艺的前提下，通过逻辑折叠已经把密度追到3nm级水平。

CPU频率路线图也透出来了：2026年3.1GHz → 2027年3.39 → 2028年3.71 → 2029年突破4GHz。

在骁龙旗舰已在3.5-4GHz运行多年之后，华为终于追上了频率这条线。"我们的解决方案走得通，走得远。新芯片的性能完全可以持续对标另一条路径。"

τ不是新概念，但系统化应用是新的。学术界在单层研究上做了很多，但没有人以"时间"作为跨越12个数量级的统一指标来优化整个系统。

华为的价值在于把它变成可量产的东西。如果麒麟2026的数据是真实的（53%的密度提升在封装后可以通过X射线断层扫描验证），华为在最优路径被切断后，找到了一条"可行解"。

对一家被切断先进制程的公司来说，能找到可行解已经承担了巨大的工程挑战。

当然，τ定律还有大量悬而未决的问题：逻辑折叠的3D堆叠良率能否持续爬坡？EDA工具链能否跟上？功耗墙如何解决？华为的论文中把这些问题作为"开放挑战"单列一章。

小结

回到开篇的问题：从2019到2026，华为的七年发生了什么？当一家公司不能走别人铺好的路时，它决定自己铺一条。

在"没有选择"的处境下，找到了一个可行的方向，这是我们要期待的。

"韬"这个汉字不只是τ的音译，还是"韬略"、“韬光养晦”。 “韬”的本义是剑鞘、弓套，引申有收敛、隐藏，因此还有谋略的意思。

       原文标题 : 华为τ定律：中国半导体竞赛的新路？