2026年5月25日，华为发布了韬定律与逻辑折叠技术，引爆了半导体市场的投资热情。韬定律跳出依赖 EUV 光刻机的传统摩尔定律物理缩微路径，通过三维异构堆叠、混合键合、TSV 及光互连等系统级创新工艺，依托成熟制程实现等效先进芯片性能，且已实现麒麟芯片及数百款产品90%高良率量产。

逻辑折叠技术将开辟国产半导体自主可控新赛道，带动 EDA、半导体设备、先进封装、晶圆代工全产业链受益，现有估值体系迎来重构。未来国内半导体投资逻辑应锚定新一代麒麟、昇腾的关键验证节点，警惕散热、良率及估值泡沫风险，聚焦具备架构创新与系统集成能力的硬核龙头。

作者丨臻研厂

设计丨Tian

2026年5月25日，A股及港股半导体板块出现显著的共振爆发。华虹半导体、华大九天双双录得20%的涨停，中芯国际单日涨幅超16%并创历史新高；科创50指数单日涨幅超5%，全市场单日成交额突破3.2万亿元历史高点。本次市场资金的强力注入，其底层核心驱动力在于半导体产业里程碑式事件的落地：华为于5月25日正式发布了“韬（τ）定律”及其工程实现方案——逻辑折叠技术（Logic Folding）。该定律的提出表明，国内半导体产业的演进路径正在从单纯依赖极紫外（EUV）光刻机的“物理缩微路径”，转向依靠三维空间系统级架构创新的“非对称超越路径”。

资料来源：富途牛牛

 后摩尔定律时代我们为什么需要“韬定律”？

过去半个世纪，半导体产业遵循摩尔定律（集成电路上可容纳的晶体管数量，约每两年就会翻番）来微缩二维晶体管尺寸，以实现性能翻倍与单位成本减半。然而，当前摩尔定律已遭遇物理与经济的双重极限：

1. 成本曲线逆转：自28nm工艺向7nm、5nm及3nm演进，由于研发投入呈指数级增长、EUV光刻设备资产重组及良率控制壁垒高企，单位晶体管成本不降反升。根据国际半导体产业协会（SEMI）的数据，7nm艺的晶圆制造成本16nm暴涨了约3倍，5nm艺在7nm的基础上再涨了50%，每平毫的成本达数万美元。这意味着，除了苹果、英伟达这些能卖溢价的巨头，普通企业根本不起先进制程。 

2. 制程边际收益严重递减：历史数据显示，由20nm微缩至7nm，晶体管平均能效提升30%，功耗降低40%；而由7nm微缩至5nm，性能增益收窄至15%~20%，功耗降幅缩减至20%~30%，巨额的研发资本开支与实际性能回报出现严重错配。

3. 无法超越的物理极限：当晶体管的尺接近原级别（1nm~2nm）时，量隧穿效应就会显现，电会“漏”出来，导致芯法正常作，因此传统平面微缩技术遭遇物理瓶颈。

在外部先进光刻设备断供，可得性受限的宏观背景下，国内半导体产业去跟台积电、英特尔死磕二维平面物理缩微的边际成本极高。因此华为给出了新的替代路径：由二维平面微缩转向三维空间集成，通过成熟工艺的结构化组合，实现等效先进制程的性能表现。

资料来源：新华社

 韬定律到底是什么？拆解“逻辑折叠”技术

既然在维平上把晶体管做已经到了极限，那最直观的想法就是：把芯像盖楼厦样堆叠起来。 但简单的堆叠，业内早就有了，如把两颗芯拼在起的2.5D封装，或者简单叠在起的3D封装。为什么华为的“韬定律”能引起这么的轰动？

τ（tau）缩放因子：从维密度到三维效率的跃

传统的摩尔定律关注的是维平上的晶体管密度。 华为的韬（τ）定律引了个全新的数学缩放因τ（tau）。用公式来表示即：

摩尔定律：性能 ∝ 晶体管密度 （∝代表成正比例）

韬定律：性能 ∝（晶体管密度 × τ）

其中， τ代表三维集成中的互连密度与传输效率（数值上为单位体积内有效互连长度的倒数）。具体举例来说，传统的摩尔定律，就像是在把平房拆了建更的隔间，想在有限的地上塞进更多的。但房间越，越挤，最后连廊都不动了（物理极限、散热瓶颈）。韬定律则是直接盖起了座100层的摩天楼。但是，光盖楼还不够，如果楼没有电梯，家上下楼全靠爬楼梯，那效率反平房还要低。这个“电梯的运效率、电梯的数量和速度”，就是τ。

这表明，三维堆叠的效率核心不在于物理堆叠的高度，而在于垂直互连通道的带宽与延迟。τ值越高，垂直方向的数据吞吐量越大，延迟越低，从而提升整体系统级芯片（SoC）的运转效率。

逻辑折叠的三板斧

要实现韬定律，华为在程上的核武器就是逻辑折叠技术，它主要依靠三项关键技术：

纳米级混合键合（Hybrid Bonding）：作为逻辑折叠的“粘合剂”，传统的堆叠是微的 属球（微凸点）把两颗芯连起来，间距较。而混合键合则在分子层面直接实现了两片晶圆铜电极的无缝熔合。其垂直互连密度达到百万级/mm²，比传统封装提升数个数量级，电阻与电容降至极低（几乎可忽略不计）。

深宽TSV（硅通孔）：相当于是楼的“电梯井”。在硅上打出极细、极深的孔，填满铜作为垂直向的导线。华为采了10:1甚更深宽的TSV技术，让信号能以极短的距离在不同层之间穿梭。

多层异构集成堆叠（Multi-layer Heterogeneous Stacking）：逻辑折叠支持多达16层的异构集成。其允许将核心算力单元（CPU/GPU）采用相对先进制程（如7nm）制造，而将存储单元（SRAM）及输入输出接口（I/O）采用高国产化率的成熟便宜制程（如28nm/40nm）制造，通过“折叠拼接”实现媲美纯先进制程芯的性能。

系统级创新：Unified Bus 与 Hi-ONE 光互连

如果只是把芯叠起来，那还只是传统的先进封装。华为逻辑折叠最硬核的地，在于它在系统层 的两个创新：

Unified Bus（统一总线）： 在三维空间内部构建低延迟、超高带宽的架构总线，彻底消除了层间通信的带宽瓶颈。

Hi-ONE 光互连： 随着数据量暴增，铜导线传输会临发热和延迟问题。Hi-ONE直接在芯片内部集成光学元件，以光子代替电子进行信号传输，使芯片间通信带宽跨入TB/s级别且功耗极低。

资料来源：臻研厂

通过上述对图可以清晰地看到，传统的摩尔定律是条“资本密集型、玩家递减、成本递增”的窄路，度依赖ASML的EUV光刻机；“韬定律”路径则是条“知识密集型、槛降低、参与者增多”的宽路，关键依赖变成了混合键合设备和3D EDA具，成功绕开了EUV的限制。

 麒麟2026与381款芯的底

华为这次之所以能彻底点燃级市场，是因为他们不仅拿出了理论，更披露了硬核可靠的实测数据和量产成果。 在华为公布的最新进展中，有两组关键数据值得重点关注：

麒麟2026芯的实测数据

作为逻辑折叠技术的首个商用标杆，新一代麒麟2026芯片与传统2D平面工艺前代产品的数据对比显示：

资料来源：臻研厂

实测数据验证了“在不依赖更先进制程光刻机的情况下，通过系统结构折叠可使晶体管密度和能效比达到主流3nm水平”的可行性。

381款芯量产与良率

华为透露，除了旗舰级的麒麟芯片，目前基于逻辑折叠技术已有381款芯片通过了量产验证，更为关键的是，其初期量产良率已突破90%。相较于台积电、三星等巨头在3nm GAA工艺初期频繁低于50%的良率黑洞，逻辑折叠技术在发展初期展现出极高的工程成熟度，具备大规模商业化推广的基础。

全球3D封装技术格局横向对比：华为的差异化优势

目前，全球半导体巨头（台积电、英特尔、三星）均在3D封装/堆叠技术领域建立了高壁垒：

资料来源：臻研厂

台积电（TSMC）- SoIC + CoWoS技术

 技术特点：台积电的SoIC是真正的3D芯堆叠技术，同样采混合键合。 

核优势：台积电拥有全球最先进的制程（3nm/2nm），SoIC是把最先进的制程与3D封装结合，主要服务苹果、英伟达、AMD等高溢价的顶级客。 

与华为的差异：台积电是“锦上添花”，最先进的艺做最先进的封装；华为是“雪中送炭”，成熟艺（14nm/7nm）通过逻辑折叠实现等效先进制程的性能，核在于主可控和降低对EUV的依赖。

英特尔（Intel）- Foveros + EMIB技术

技术特点：英特尔是IDM模式，设计、制造、封装。

核优势：英特尔的Foveros技术在异构集成上常灵活，如Meteor Lake处理器就集成了不同艺的模块。 

与华为的差异：英特尔的技术主要服务于家的CPU和产品态，相对封闭；华为的逻辑折叠更强调系统级的总线（Unified Bus）和光互连（Hi-ONE）创新，未来有望构建个更开放的国产化态。

三星（Samsung）- X-Cube技术

技术特点：三星是全球存储器头，X-Cube主要通过TSV技术把逻辑芯和 SRAM/DRAM堆叠在起。 

核优势：在HBM（带宽内存）和近存计算优势独特。

与华为的差异：三星侧重于解决“存储墙”问题，华为的逻辑折叠是全位的系统重构， 包括逻辑、存储、光互连在内的系统级性能跃。

资料来源：臻研厂

海外三巨头的技术路径本质上是“高资本开支驱动型”，用以维持先进制程的领先地位。而华为的逻辑折叠是在特定供应受限背景下的“非对称系统架构创新”。通过Unified Bus与光互连重构系统带宽，用成熟制程做异构集成，具备完全自主可控、不依赖海外特定前道设备的产业链特征，将竞争维度由“单点制程设备的军备竞赛”转化为“系统集成架构的升维竞争”。

产业链图谱：谁在分这块蛋糕？

资料来源：臻研厂

上游核心要素：国产EDA、关键材料与设备（高壁垒、高弹性）

国产EDA具链：3D堆叠导致设计复杂度呈几何级数上升，传统的2D EDA工具失效，必须引入支持3DIC、热管理与电源完整性（PI/SI）分析的全新EDA工具。华大九天（301269.SZ）作为国内EDA龙头，与华为深度合作，其3DIC设计工具链将迎来需求爆发。

混合键合设备与TSV刻蚀：逻辑折叠产生高频次的TSV打孔、表面清洗与键合需求。中微公司（688012.SH）在高深宽比TSV刻蚀领域国内领先；北方华创（002371.SZ）的薄膜沉积（PVD/CVD）及盛美上海（688082.SH）的先进清洗设备是产线扩产的刚需。

先进封装材料：混合键合要求晶圆表面平整度达到纳米级，带动化学机械抛光（CMP）耗材的大幅放量。鼎龙股份（300054.SZ）的抛光垫和安集科技（688019.SH）的抛光液为核心受益标的。

中游制造与先进封装：晶圆代工与高端封测

晶圆代工：逻辑折叠赋予14nm/28nm等成熟制程等效先进制程的溢价空间，将提升了中芯国际（688981.SH）、华虹公司（68347.SH）这些代工厂的成熟产能的利用率。

先进封装：逻辑折叠本质是高密度先进封装的延伸。长电科技（600584.SH）、通富微电（002156.SZ）及华天科技（002185.SZ）等国内封测头部企业在Chiplet及高密度封装领域布局最早，有望直接承接逻辑折叠芯片的封测订单，推动从传统代工向高端晶圆级制造的价值重估。

 级市场投资指南：A股概念股与投资节奏

525的暴涨，只是这轮半导体情的预演。对于级市场的投资者来说，最关的是： 概念股有哪些？情会怎么演进？如何把握节奏？

结合下图，可以清晰地将概念股分为：AI算、半导体设备、检测量测、国产EDA、晶圆代、先进封装和存储芯七阵营。

资料来源：臻研厂

逻辑折叠驱动的半导体行情具备长期产业支撑，预计将呈现如下图所示，特征清晰的“三波演进节奏”：

资料来源：臻研厂

第一阶段：情绪驱动期（2026年5~7）

情特征：技术刚刚发布，市场情绪极度亢奋，资疯狂涌，或将呈现出行业性普涨、轮涨的特征。

投资策略：精选高弹性标的，如市值的封测概念股、设备股。但这个阶段波动极，注意高位追涨风险，防范预期兑现的回调。

震荡布局期（2026年7~10）

情特征：狂欢过后的市场冷静期，开始追问产品落地及盈利情况。这时候股价概率会震荡消化，甚出现明显的回调，剔除纯概念炒作的个股。

投资策略：建仓期。分批低吸有实质技术、与华为有合作、以及有订单支撑的硬核龙头（中芯国际、华九天、电科技、北华创）中去。

第阶段：数据验证期（2026年10~2027年4）

情特征：随着2026年秋季新代搭载完整逻辑折叠技术的麒麟芯正式发布，硬数据面临验证，真正有订单、有技术突破的公司会继续涨，蹭概念的公司会原形毕现，板块将剧烈分化。

投资策略：重仓硬核头，静待验证结果。旦验证成功，向确，这些头股将迎来一波大涨潮。

第三阶段：业绩兑现期（2027年4~2029年）

情特征：逻辑折叠技术已经完全普及，昇腾下代AI芯及终端放量，订单转化为报表营收与利润。估值逻辑彻底从“讲故事”变成“看业绩”。

投资策略：业绩驱动估值，锚定核心公司ROE，享受产业成长红利。关注CPU频率突破4GHz等新产品周期带来的增可能。

 关键时间节点与路线图：什么时候验证？

资料来源：臻研厂

2026秋季（关键验证点）

验证事件：新麒麟芯的发布。 

如何验证：看实测性能是否真的达到了等效3nm，看机的散热和续航表现。如果能效真的提升了41%，说明逻辑折叠获成功；如果新机发布后，出现严重的“发热降频”现象，或者续航尿，说明三维堆叠的散热问题没解决，技术遇到瓶颈，

2027年中（产业兑现点）

验证事件：昇腾下代AI芯量产。

如何验证：看国内AI算（如腾讯、阿、百度、美团等）的采购意愿和评测数据。 如果昇腾芯能在规模算集群中稳定运，说明逻辑折叠在性能计算领域站稳了脚跟。

2029年~2031年（终极标点）

验证事件：CPU主频突破4GHz，晶体管密度达到400+ MTr/mm²（等效1.4nm）。

如何验证：这是“韬定律”的终极考验，看光互连（Hi-ONE）技术能否顺利商业化。

 必须防范的四大风险

散热瓶颈（物理硬伤）

三维多层垂直堆叠极易导致内部热量聚集。若层间热管理及微流控技术未能有效解决，将引发芯片过热、降频，导致系统性能实际倒退。

良率与成本（经济账）

尽管华为公布的特定芯片初期良率达90%，但随着堆叠层数走向更多层、更大规模的异构集成，混合键合与TSV的综合良率一旦下滑，制造边际成本将呈指数级上升，可能侵蚀“用成熟工艺替代先进制程”的经济性优势。

上游制裁断供（供应链风险）

虽然逻辑折叠旨在绕过前道设备EUV光刻机，但在后道的部分高端检测设备、特种化学材料（高端光刻胶、高端CMP抛光液）上，依然需要依赖本、美国和欧洲的供应商。如果地缘政治冲突进步加剧，制裁范围扩，可能会对逻辑折叠的供应链造成阶段性冲击。

预期透支与估值泡沫（二级市场风险）

前A股部分先进封装概念股的市盈率已经炒到了70倍甚100倍以上。短期内，市场预期可能已经严重透了未来2~3年的业绩。若后续核心节点的产业化进度（如昇腾AI芯片量产进度）不及预期，高估值标的将面临剧烈的阶段性估值修正。

 结语：半导体投资的“新底牌”

华为“韬定律”与逻辑折叠技术的发布，标志着中国半导体产业正式告别了“单维微缩”的旧时代，开启了“三维系统集成”的新纪元。对投资者来说，更是一次估值体系的彻底重构，过去我们只认“制程节点”，拥有5nm/3nm技术的公司就享有更高估值。未来，我们要认“架构创新、先进封装、EDA具、IP储备和系统集成”。

免责说明：

1. 本文仅基于公开信息整理，旨在提供事实性观察与行业研究参考，不构成任何形式的投资建议或证券买卖要约。文中所涉及公司、股价、估值、市场份额等数据来源于发行人公开披露文件、港交所披露易、公开新闻报道及第三方研究，本号不对其完整性与准确性作出任何明示或暗示的保证。

2. 读者据此进行的任何投资决策，风险与后果由投资者本人承担。香港、内地市场监管要求不同，跨境投资还需关注政策、汇率、流动性及合规风险。

3. 投资有风险，决策需谨慎。

       原文标题 : 华为 “ 韬定律 ” 与逻辑折叠技术，正在重构半导体的底层投资逻辑